مقاله ترجمه شده طراحی SRAM توان با نشت پایین با استفاده از تکنیک چندآستانه کد محصول : 960612091 Design of low leakage power SRAM using Multithreshold technique
سال انتشار: 2012
نمونه ترجمه چکیده مقاله
فناوری مقیاس‌دهی CMOS منجر به نشت زیرآستانه، اثرات کانال کوتاه، نشت دی‌الکتریک گیت و تغییرات دستگاه به دستگاه شده که میزان نشت را افزایش می‌دهند. در SoC (سیستم روی چیپ)، سلول SRAM حدوداً 90% ناحیه را اشغال کرده است
کلمات کلیدی فارسی: گیت دوگانه ، چند آستانه ای ، اثرات کانال کوتاه ، دی‌الکتریک گیت
کلمات کلیدی انگلیسی: CMOS ; FinFET ; Double gate ; DG FinFET ; Multithreshold; SRAM
صفحات فارسی : 15
صفحات انگلیسی : 7
بلافاصله پس از پرداخت، لینک دانلود را مشاهده خواهید کرد.
یک نسخه از لینک دانلود، به ایمیل شما ارسال خواهد شد.
مقاله های مرتبط
